PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-273859

(43) Date of publication of application: 05.10.2001

(51)Int.CI.

H01J 31/12 G09F 9/30 H01J 29/04

(21)Application number: 2000-086631

(71)Applicant: HITACHI LTD

(22)Date of filing:

27.03.2000


(72)Inventor: SUZUKI MUTSUMI

SAGAWA MASAKAZU KUSUNOKI TOSHIAKI

(54) IMAGE DISPLAY APPARATUS

(57)Abstract:

PROBLEM TO BE SOLVED: To provide an image display apparatus whose manufacturing yield can be enhanced. SOLUTION: This image display apparatus is equipped with a lower electrode, an electron accelerating layer, and an upper electrode, and a first substrate which has plural electron source elements, which discharges electrons from the surface of the upper electrode when a positive polarity voltage is impressed to the upper electrode, plural first electrodes to impress driving voltages to the lower electrodes of the plural electron source elements, and plural second electrodes which apply driving voltages to the upper electrodes of the plural electron source elements. The display element has plural picture elements and at least one of the plural picture elements is constituted by n (n≥2) electron source elements, and the n electron source elements have at least either one of the structures that the lower electrode is connected electrically to either one of the plural first electrodes via a resistance element, and the



upper electrode is connected electrically to either one of the plural second electrodes via a resistance element.

LEGAL STATUS

[Date of request for examination]

10.12.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

3606513

15.10.2004

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-273859 (P2001-273859A)

(43)公開日 平成13年10月5日(2001.10.5)

(51) Int.Cl.7	識別記号	FΙ		7	·-マコード(参考)
H01J 31/1	12	H01J	31/12	C	5 C 0 3 1
G09F 9/3	360	G09F	9/30	360	5 C 0 3 6
H01J 29/0	04	H01J	29/04		5 C O 9 4

審査請求 未請求 請求項の数5 OL (全 15 頁)


(21)出願番号	特願2000-86631(P2000-86631)	(71)出願人 000005108			
			株式会社日立製作所		
(22) 出願日	平成12年3月27日(2000.3.27)		東京都千代田区神田駿河台四丁目6番地		
		(72)発明者	鈴木 睦三		
			茨城県日立市大みか町七丁目1番1号 株		
			式会社日立製作所日立研究所内		
		(72)発明者	佐川 雅一		
			茨城県日立市大みか町七丁目1番1号 株		
			式会社日立製作所日立研究所內		
		(74)代理人	100083552		
			弁理士 秋田 収喜		
			最終頁に続く		

(54) 【発明の名称】 画像表示装置

(57)【要約】

【課題】 製造歩留まりを向上させることができる画像 表示装置を提供する。

【解決手段】 下部電極と、電子加速層と、上部電極とを有し、前記上部電極に正極性の電圧を印加した際に、前記上部電極表面から電子を放出する複数個の電子源素子と、前記複数個の電子源素子の前記下部電極に駆動電圧を印加する複数の第1の電極と、前記複数個の電子源素子の前記上部電極に駆動電圧を印加する複数の第2の電極とを有する第1の基板を備える画像表示表示装置であって、前記表示素子は、複数個の画素を有し、前記複数個の画素の少なくとも1つは、n(n≥2)個の前記電子源素子で構成され、かつ、前記n個の電子源素子は、前記下部電極が抵抗素子を介して前記複数の第1の電極のいずれかに電気的に接続される構造、および前記上部電極が抵抗素子を介して前記複数の第2の電極のいずれかに電気的に接続される構造の少なくとも一方の構造を有する。



【特許請求の範囲】

【請求項1】 下部電極と、電子加速層と、上部電極と がこの順番に積層された構造を有し、前記上部電極に正 極性の電圧を印加した際に、前記上部電極表面から電子 を放出する複数個の電子源素子と、

前記複数個の電子源素子の前記下部電極に駆動電圧を印 加する複数の第1の電極と、

前記複数個の電子源素子の前記上部電極に駆動電圧を印 加する複数の第2の電極とを有する第1の基板と、

蛍光体を有する第2の基板とを備え、前記第1の基板と 10 前記第2の基板との間の空間が真空雰囲気とされる表示 素子を備える画像表示表示装置であって、

前記表示素子は、複数個の画素を有し、

前記複数個の画素の少なくとも1つは、n (n≥2)個の前記電子源素子で構成され、かつ、前記n個の電子源素子は、前記下部電極が抵抗素子を介して前記複数の第1の電極のいずれかに電気的に接続される構造、および前記上部電極が抵抗素子を介して前記複数の第2の電極のいずれかに電気的に接続される構造の少なくとも一方の構造を有することを特徴とする画像表示装置。

【請求項2】 下部電極と、電子加速層と、上部電極と がこの順番に積層された構造を有し、前記上部電極に正 極性の電圧を印加した際に、前記上部電極表面から電子 を放出する複数個の電子源素子と、

前記複数個の電子源素子の前記下部電極に駆動電圧を印 加する複数の第1の電極と、

前記複数個の電子源素子の前記上部電極に駆動電圧を印 加する複数の第2の電極とを有する第1の基板と、

蛍光体を有する第2の基板とを備え、前記第1の基板と 前記第2の基板との間の空間が真空雰囲気とされる表示 30 素子を備える画像表示表示装置であって、

前記表示素子は、複数個の画素を有し、

前記複数個の画素の少なくとも1つは、n (n≥2)個の前記電子源素子で構成され、かつ、前記n個の電子源素子は、前記下部電極が接続配線を介して前記複数の第1の電極のいずれかに電気的に接続される構造、および前記上部電極が接続配線を介して前記複数の第2の電極のいずれかに電気的に接続される構造の少なくとも一方の構造を有することを特徴とする画像表示装置。

【請求項3】 前記第1の電極および第2の電極の少な 40 くとも1つは、前記1画素に対して複数本形成されていることを特徴とする請求項1または請求項2に記載の画像表示装置。

【請求項4】 前記1画素に対して、複数本形成された前記第1の電極、あるいは、第2の電極のうちいずれか1本を、駆動手段から電気的に切断したことを特徴とする請求項3に記載の画像表示装置。

【請求項5】 前記複数個の画素のすべては、前記n個の電子源素子で構成され、

前記すべての画素に対して、複数本形成された前記第1

の電極、あるいは、第2の電極のうちいずれか1本を、 駆動手段から電気的に切断したことを特徴とする請求項 3に記載の画像表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、画像表示装置に係わり、特に、下部電極、電子加速層(絶縁層、または、半導体層、または、それらの積層膜、あるいは、混合膜)と、上部電極の3層構造を有し、真空中に電子を放出する薄膜型電子源を用いた画像表示装置に関する。 【0002】

【従来の技術】薄膜型電子源とは、上部電極-電子加速層(絶縁層、または、半導体層、または、それらの積層膜、あるいは、混合膜)-下部電極の3層薄膜構造を基本とし、上部電極-下部電極の間に電圧を印加することにより、電子加速層に高電界を印加し、上部電極の表面から真空中にホットエレクトロン(電子)を放出させるものである。例えば、加速層として絶縁体を用いる薄膜型電子源、即ち、金属一絶縁体一金属を積層して構成されるMIM(Metal-Insulator-Metal)型薄膜型電子源、金属一絶縁体一半導体を積層して構成されるMIS(Metal-Insulator-Semiconductor)型薄膜型電子源等が知られている。代表例として、上部電極・絶縁層-下部電極の3層構造の薄膜で構成されるMIM(Metal-Insulator-Metal)型電子源について説明する。

【0003】図17は、薄膜型電子源の代表例であるMIM型電子源の動作原理を説明するための図である。上部電極11と下部電極13との間に駆動電圧を印加して、絶縁層12内の電界を1~10MV/cm以上にすると、下部電極13中のフェルミ準位近傍の電子はトンネル現象により障壁を透過し、絶縁層12、上部電極11の伝導帯へ注入されホットエレクトロンとなる。これらのホットエレクトロンの一部は、絶縁層12中および上部電極11中で、固体との相互作用で散乱を受けエネルギーを失う。この結果、上部電極11-真空10界面に到達した時点では、様々なエネルギーを有したホットエレクトロンがある。これらのホットエレクトロンのうち、上部電極11の仕事関数中以上のエネルギーを有するものは、真空10中に放出され、それ以外のものは上部電極11に流れ込む。

【0004】下部電極13から上部電極11に流れる電子による電流をダイオード電流(Id)、真空10中に放出される電子による電流を放出電流(Ie)と呼ぶと、電子放出効率(Ie/Id)は1/10°~1/10°程度である。なお、MIM型薄膜電子源は、例えば、特開平9-320456号公報に記載されている。ここで、上部電極11と下部電極13とを複数本設け、これら複数本の上部電極11と下部電極13と直交させて、薄膜型電子源をマトリクス状に形成すると任意の場所から電子線を発生させることができるので、画像表示

2

装置の電子源として使用することができる。即ち、各画 素毎に薄膜型電子源素子を配置し、そとからの放出電子 を真空中で加速した後、蛍光体に照射し、照射した部分 の蛍光体を発光させることにより所望の画像を表示する 画像表示装置を構成することができる。薄膜型電子源 は、放出電子ピームの直進性に優れるため高精細の表示 装置を実現できる、表面汚染の影響を受けにくいので扱 いやすい、など画像表示装置用電子放出素子として優れ た特徴を有している。

[0005]

【発明が解決しようとする課題】従来の薄膜型電子源を 用いた画像表示装置では、マトリクス状に配置した多数 の薄膜型電子源素子 (電子放出部) のうち、1個の薄膜 型電子源素子が製造不良などに起因して短絡状態になる と、その薄膜型電子源素子が接続されている行あるいは 列上の薄膜型電子源素子の全てから電子が放出されず、 発光しなくなってしまっていた。即ち、薄膜型電子源素 子1個の「点欠陥」が「線欠陥」を引き起こしていた。 以下、前記した点について説明する。図18は、従来の 薄膜電子源マトリクスの概略構成を示す図である。行電 20 極(下部電極)310と列電極(上部電極)311の各 交点に薄膜型電子源素子301が形成されている。な お、図18では3行×3列の場合を図示しているが、実 際には表示装置を構成する画素、あるいはカラー表示装 置の場合はサブ画素 (sub-pixel) の個数だけ薄膜型電 子源素子301が配置されている。

【0006】ととで、各薄膜型電子源素子301は、行 電極310と列電極311と直接結線されている。この ため、例えば、R2の行電極310と、C2の列電極3 11との交点(R2、C2)にある薄膜型電子源素子3 01が製造不良などの原因で短絡した場合、R2の行電 極310と、C2の列電極311とが短絡されるので、 行電極駆動回路41あるいは列電極駆動回路42から適 正な電圧を両電極に印加しようとしても電圧がかからな くなってしまう。それにより、R2の行電極上の全薄膜 型電子源素子301、あるいはC2の列電極上の全薄膜 型電子源素子301が動作せず、「線欠陥」となってし まう。このように、1ライン全てが発光しないなどの 「線欠陥」がある場合は、画像表示装置としては使用で きない。このため、製造歩留まりが下がってしまうとい 40 う問題点があった。本発明は、前記従来技術の問題点を 解決するためになされたものであり、本発明の目的は、 画像表示装置において、製造歩留まりを向上させること*

例えば、f=60Hz、Neff=256の場合は、1H = 64 μ s となる。

【0010】本発明の第2の効果は、配線抵抗や駆動回 路の特性バラツキの影響を低減できることである。薄膜 型電子源301の両電極(上部電極11、下部電極1 ※

* が可能となる技術を提供することにある。本発明の前記 ならびにその他の目的と新規な特徴は、本明細書の記述 及び添付図面によって明らかにする。

[0007]

【課題を解決するための手段】図1は、本発明の画像表 示装置の薄膜電子源マトリクスの一例の概略構成を示す 図である。本発明の画像表示装置は、列電極311と薄 膜型電子源素子301との間に抵抗305を挿入した薄 膜電子源マトリクスを備える。なお、以下の説明では、

この抵抗305を画素抵抗と呼ぶ。また、カラー画像表 示の場合は、赤、青、緑の各サブ画素 (sub-pixel)の 組み合わせで1画素 (pixel) を形成するが、ここで定 義した「画素」とはカラー画像表示の場合はサブ画素 (sub-pixel) に相当する。行電極310と列電極31 1とで囲まれた部分が各画素 (カラー画像表示の場合は サブ画素に相当するが、本明細書ではサブ画素も画素と 呼ぶ) に相当する。各画素に薄膜電子源素子301が2 個ずつ配置されていることがわかる。

【0008】この画素抵抗305の抵抗値を、列電極駆 動回路42の出力インピーダンスの10倍以上に設定し ておくと、(R2、C2)にある2個の薄膜型電子源素 子301のうち一方が短絡しても、R2の行電極310 と、C2の列電極311との間の抵抗は駆動回路の出力 インピーダンスより充分高いため、両電極には十分な電 圧が印加され、両電極上の他の薄膜型電子源素子301 は正常に動作する。即ち、(R2、C2)にあるもう一 方の薄膜電子源素子301が正常に動作する。とのよう にして、ある画素の表示が完全に無くなってしまう(い わゆる「完全点欠陥」)のを防止できる。本発明では、 このようにして、「線欠陥」および「完全点欠陥」の発 生確率を大幅に低減することができる。

【0009】画素抵抗305の抵抗値(Rr)には次の ような制限がある。薄膜型電子源素子自体と1画素内の 浮遊容量を足し合わせた容量をCeとすると、Ce・R r が薄膜型電子源素子301に印加する信号電圧の変化 の時定数になる。したがって、画像表示装置として用い る場合には、(Ce·Rr<1H)でなければならな い。ここで、1Hは、水平走査期間であり、フィールド 周波数f、実効走査線数Neff(2本同時駆動の場合は (走査線数÷2))とすると、水平走査期間(1H)は 下記(1)式で表される。

【数1】

※3)間にED加するダイオード電圧(Vd)と流れるダイ オード電流(1d)との間には、下記(2)式に示すよ うな関数関係がある。

【数2】

(2) Id = f(Vd)

一方、行電極310と列電極311を合わせた配線抵抗 をR(line)とし、行電極駆動回路41の出力インピーダ

ンスをZout(row)、列電極駆動回路42の出力インピー

ダンスをZout(column)とする。行電極駆動回路41の 出力電圧と列電極駆動回路42の出力電圧との差、即 * * ち、外部印加電圧をVOとすると、薄膜型電子源素子3 01の両端に印加されるダイオード電圧(Vd)は下記 (3) 式で表される。

【数3】

$$Vd = V0 - Id (R(line) + Zout(row) + Zout(column))$$

【0011】したがって、薄膜型電子源素子301に流 ※【数4】 れるダイオード電流(Id)は下記(4)で表される。※

> Id = f[VO - Id(R(line) + Zout(row) + Zout(column))]

このため、R(line)、Zout(row)、Zout(column)に、 バラツキ ΔR (line)、 ΔZ out(row)、 ΔZ out(column) があると、ダイオード電流(Id)の電流値も変化す る。薄膜型電子源素子301から真空中に放出される電 流(放出電流)(le)はダイオード電流(ld)の電 流値に応じて変化する。したがって、画像表示装置にお いては、輝度ムラが発生することになる。

★【0012】本発明においては、各薄膜型電子源素子毎 に抵抗305を挿入しており、この抵抗値305の抵抗 値をRrとすると、薄膜型電子源素子301の両端に印 加されるダイオード電圧(Vd)は下記(5)式で表さ ha.

【数5】

Vd = V0 - Id (Rr + R(line) + Zout(row) + Zout(column))

したがって、バラツキ Δ R (line)、 Δ Z out(row)、 Δ Z out(column)よりも、Rrを大きく設定しておくことに より、これらのバラツキがダイオード電流(Id)の電 流値のバラツキを引き起こさなくなり、輝度ムラも発生 しなくなる。

【0013】次に、画素抵抗305の抵抗値バラツキが 放出電流量の変動に与える影響を考える。薄膜型電子源 素子301と画素抵抗305とを直列接続し、その全体 に外部電圧V0を印加する場合を想定し、画素抵抗30 5の抵抗値Rのバラツキが薄膜型電子源素子301に流 30 れる電流に与える影響を見積もる。薄膜型電子源素子3 01のダイオード電流-電圧特性を、Id=f(V)と し、画素抵抗305の抵抗値がR、R+△Rの時に流れ る電流を、それぞれⅠ、△Ⅰとすると、下記(6)式の 関係がある。

[0014]

【数6】

$$\frac{\Delta I}{I} = \left(\frac{\Delta R}{R + \Delta R}\right) / (1 + \alpha)$$

$$\alpha = \frac{r_e}{R + \Delta R}$$

$$r_e = \frac{dV}{dI_d}$$

したがって、画素抵抗305の抵抗値R+ARを、薄膜 型電子源素子301の(動作領域での)微分抵抗reよ り小さくし、α≥1とすれば、前記(6)式は下記 (7) のように変形できる。

[0015]

【数7】

 $\leq \frac{1}{2} \left(\frac{\Delta R}{R + \Delta R} \right)$

なり製造しやすくなる。

これにより、画素抵抗305の抵抗バラツキ△Rが表示 画像の均一性に与える影響は小さくなる。言い換える と、画素抵抗305の抵抗値バラツキの許容量が大きく

(5)

【0016】図19は、従来の薄膜電子源マトリクスの 薄膜型電子源素子構造を示す平面図である。図19に示 すように、従来の薄膜電子源マトリクスでは、行電極3 10と列電極311とが、実際に空間的に交差する部分 に薄膜型電子源素子301を形成していたために、薄膜 型電子源素子301のみを行電極310あるいは列電極 311から切り離すことが困難だった。本発明では、以 下の実施の形態で詳述するように、各画素の電子源構造 を工夫することにより、レーザー・リペアリング技術や 通電加熱焼損を用いて、特定画素中の複数の薄膜型電子 源素子301のうち一方を容易に切り離せるようにし 40 て、これにより、欠陥の発生を低減することができる。 即ち、本発明では、製造段階で薄膜型電子源素子301 の短絡不良を見出した場合に、その素子を切り離すこと によって「線欠陥」および「完全点欠陥」の発生を防ぐ ことができる。なお、1画素に2個の薄膜電子源を形成 した構成で、一方の薄膜電子源を切り離した場合、定電 圧パルスを印加して駆動した場合は、その画素の発光輝 度は正規の輝度の半分になる。いわゆる「2分の1欠 陥」の状態である。一方、定電流パルスを印加して駆動 した場合は、放出電流量は正規の場合と同じなので、正

50 規の場合と同じ明るさになる。

7
【0017】本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。即ち、本発明は、下部電極と、電子加速層と、上部電極とを有し、前記上部電極に正極性の電圧を印加した際に、前記上部電極表面から電子を放出する複数個の電子源素子と、前記複数個の電子源素子の前記下部電極に駆動電圧を印加する複数の第1の電極と、前記複数個の電子源素子の前記上部電極に駆動電圧を印加する複数の第2の電極とを有する第1の基板を備える画像表示表示装置であって、前記表示素子は、複数個の画素を有し、10前記複数個の画素の少なくとも1つは、n(n≥2)個の前記電子源素子で構成され、かつ、前記n個の電子源素子は、前記下部電極が抵抗素子を介して前記複数の第2の電極のいずれかに電気的に接続される構造、および前記上部電極が抵抗素子を介して前記複数の第2の電極

【0018】また、本発明は、下部電極と、電子加速層と、上部電極とを有し、前記上部電極に正極性の電圧を印加した際に、前記上部電極表面から電子を放出する複20数個の電子源素子と、前記複数個の電子源素子の前記下部電極に駆動電圧を印加する複数の第1の電極と、前記複数個の電子源素子の前記上部電極に駆動電圧を印加する複数の第2の電極とを有する第1の基板を備える画像表示表示装置であって、複数個の画素の少なくとも1つは、n(n≥2)個の前記電子源素子で構成され、かつ、前記n個の電子源素子は、前記下部電極が接続配線を介して前記複数の第1の電極のいずれかに電気的に接続される構造、および前記上部電極が接続配線を介して前記複数の第2の電極のいずれかに電気的に接続される構造の少なくとも一方の構造を有することを特徴とする。

のいずれかに電気的に接続される構造の少なくとも一方

の構造を有することを特徴とする。

【0019】また、本発明は、前記第1の電極および第2の電極の少なくとも1つは、前記1画素に対して複数本形成されていることを特徴とする。また、本発明は、前記1画素に対して、複数本形成された前記第1の電極、あるいは、第2の電極のうちいずれか1本を、駆動手段から電気的に切断したことを特徴とする。また、本発明は、前記複数個の画素のすべては、前記n個の電子源素子で構成され、前記すべての画素に対して、複数本形成された前記第1の電極、あるいは、第2の電極のうちいずれか1本を、駆動手段から電気的に切断したことを特徴とする。

【0020】本発明の好ましい実施の形態では、前記各第1の電極に駆動電圧を供給する第1の駆動手段と、前記各第2の電極に駆動電圧を供給する第2の駆動手段とを備え、前記抵抗索子の抵抗値が、前記第1の駆動手段の出力インビーダンスあるいは前記第2の駆動手段の出力インビーダンスのうちの大きい方の値を10倍した値よりも大きくされる。本発明の好ましい実施の形態で

8

は、前記抵抗素子の抵抗値をR、前記電子源素子の静電容量をCとするとき、前記抵抗素子の抵抗値と、前記電子源素子の静電容量との積(R・C)が、表示する映像信号の水平走査期間1Hより小さくされる。本発明の好ましい実施の形態では、前記抵抗素子の抵抗値が、前記電子源素子の動作領域での微分抵抗よりも小さくされる。本発明の好ましい実施の形態では、前記抵抗素子が、その少なくとも一部が、前記第1の電極および前記第2の電極のいずれとも交差しないように設けられる。本発明の好ましい実施の形態では、前記抵抗素子が、新り曲げ部を有し、あるいは、前記抵抗素子が、線幅が他の部分より狭い部分、あるいは膜厚が他の部分より薄い部分を有する。

【0021】本発明の好ましい実施の形態では、前記第 1の電極は、前記各電子源素子の下部電極を兼用し、前 記抵抗素子が接続される電子源素子は、その上部電極が 前記抵抗素子を介して前記第2の電極に接続される。本 発明の好ましい実施の形態では、前記抵抗素子が接続さ れる電子源素子は、前記上部電極と電気的に接続される 上部電極バスライン下地膜を有し、前記抵抗素子は、前 記上部電極バスライン下地膜と同一の材料を用いて構成 される。本発明の好ましい実施の形態では、前記抵抗素 子は、前記抵抗素子が接続される電子源素子の上部電極 と同一の材料を用いて構成される。本発明の好ましい実 施の形態では、前記抵抗素子が切断され、前記第1の電 極あるいは前記第2の電極と電気的に切り離された電子 源素子を有する。本発明の好ましい実施の形態では、前 記接続配線が、その少なくとも一部が、前記第1の電極 および前記第2の電極のいずれとも交差しないように設 けられる。本発明の好ましい実施の形態では、前記接続 配線が、折り曲げ部を有し、あるいは、前記接続配線 が、線幅が他の部分より狭い部分、あるいは膜厚が他の 部分より薄い部分を有する。本発明の好ましい実施の形 態では、前記接続配線が切断され、前記第1の電極ある いは前記第2の電極と電気的に切り離された電子源素子 を有する。本発明の好ましい実施の形態では、前記1画 素に対して複数本形成された第1の電極および第2の電 極の少なくとも1つの電極のうち、いずれか1本を電気 的に切断する電気的な切断を、駆動回路内で行う。本発 明の好ましい実施の形態では、前述の電気的な切断を、 製造工程中に行う。本発明の好ましい実施の形態では、 前記電子加速層が、絶縁層、半導体と絶縁体との積層 膜、あるいは、ボーラスシリコンで構成される。

[0022]

【発明の実施の形態】以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

[実施の形態1]本発明の実施の形態1の画像表示装置 50 は、電子放出電子源である薄膜型電子源マトリクスと蛍 光体との組み合わせによって、各ドットの輝度変調素子 を形成した表示パネル(本発明の表示素子)を用い、当 該表示バネルの行電極及び列電極に駆動回路を接続して 構成される。ととで、表示パネルは、薄膜電子源マトリ クスが形成された電子源板と蛍光体パターンが形成され た蛍光表示板とから構成される。図2は、本実施の形態 1の電子源板の薄膜電子源マトリクスの一部の構成を示 す平面図であり、図3は、本実施の形態1の電子源板と 蛍光表示板との位置関係を示す平面図である。また、図 4は、本実施の形態1の画像表示装置の構成を示す要部 10 断面図であり、同図(a)は、図2および図3に示すA - B切断線に沿う断面図、同図(b)は、図2および図 3に示すC-D切断線に沿う断面図である。但し、図2 および図3において、基板14の図示は省略している。 【0023】さらに、図4では、高さ方向の縮尺は任意 である。即ち、下部電極13や上部電極バスライン32 などは数μm以下の厚さであるが、基板14と基板11 0との距離は1~3mm程度の長さである。また、以下 の説明では、3行×3列の電子源マトリクスを用いて説 明するが、実際の表示パネルでの行・列数は、数100 行~数1000行、および数千列になることは言うまで もない。なお、図2において、点線で囲まれた領域35 は電子放出部(本発明の電子源素子)を示す。電子放出 部35は絶縁層12で規定された場所でこの領域内から 電子が真空中に放出される。電子放出部35は上部電極 11で覆われるため平面図には現れないので、点線で図 示してある。

【0024】図5は、本実施の形態の電子源板の製造方 法を説明するための図である。なお、本実施の形態で は、1画素(カラー画像表示の場合はサブ画素)に、2 つの電子放出部35が形成されるが、この図5では、1 画素内の1つの電子放出部35の製造方法についてのみ 図示している。即ち、この図5では、図2および図3に 示す、行電極310の一つと列電極311の一つとの交 点に形成する一つの薄膜型電子源素子301のみを取り 出して描いているが、実際には、図2および図3に示す ように複数の薄膜型電子源素子301がマトリクス状に 配置されている。さらに、図5の右の列は平面図であ り、左の列は、右の図の中のA - B線に沿う断面図であ る。以下、図5を用いて、本実施の形態の電子源板の薄 膜電子源マトリクスの製造方法について説明する。ガラ スなどの絶縁性基板14上に、下部電極13用の導電膜 を、例えば、300mmの膜厚に形成する。下部電極1 3用の材料としては、例えば、アルミニウム(A1;以 下、A1と称する。) 合金を用いることができる。ここ では、Al-ネオジム(Nd;以下、Ndと称する。) 合金を用いた。このA1合金膜の形成には、例えば、ス パッタリング法や抵抗加熱蒸着法などを用いる。

【0025】次に、このAl合金膜を、フォトリソグラ フィによるレジスト形成と、それに続くエッチングとに 50 役割がある。第1の役割は、膜厚の薄いパスライン下地

よりストライプ状に加工し、図5(a)に示すように、 下部電極13を形成する。 ここで用いるレジストはエッ チングに適したものであればよく、また、エッチングも ウエットエッチング、ドライエッチングのいずれも可能 である。次に、レジストを塗布して紫外線で露光してパ ターニングし、図5 (b) に示すように、レジストパタ ーン501を形成する。レジストには、例えば、キノン ジアザイド系のポジ型レジストを用いる。次に、レジス トパターン501を付けたまま、陽極酸化を行い、図5 (c) に示すように、保護絶縁層15を形成する。本実 施の形態では、との陽極酸化において化成電圧100V 程度とし、保護絶縁層15の膜厚を140nm程度とし た。レジストパターン501をアセトンなどの有機溶媒 で剥離した後、レジストで被覆されていた下部電極表面 を再度陽極酸化して、図5 (d) に示すように、絶縁層 12を形成する。本実施の形態では、この再陽極酸化に

10

【0026】次に、上部電極バスライン下地膜用の導電 膜を形成し、レジストをパターニングしてエッチングを 行い、図5 (e) に示すように、上部電極バスライン下 地膜33を形成する。本実施の形態では、上部電極バス ライン下地膜の材料としてチタン(Ti)を用い、膜厚 は20nm程度とした。次に、上部電極バスライン用の 導電膜を形成し、レジストをパターニングしてエッチン グを行い、図5(f)に示すように、上部電極バスライ ン32と列電極331とを形成する。本実施の形態で は、上部電極バスライン32と列電極331の材料とし て、Al合金を用い、膜厚300nm程度とした。な お、上部電極バスライン32および列電極331の材料 には、金(Au)などを用いても良い。

おいて化成電圧を6 V に設定し、絶縁層膜厚を8 n m と

【0027】次に、膜厚1nmのイリジウム(Lr)、 膜厚2nmの白金(Pt)、膜厚3nmの金(Au) を、この順でスパッタリングにより形成する。レジスト とエッチングによるパターン化により、IrーPtーA uの積層膜をパターン化し、図5(g)に示すように、 上部電極11とする。なお、図5(g)において、点線 で囲まれた領域35は電子放出部を示す。電子放出部3 5は絶縁層12で規定された場所でこの領域内から電子 40 が真空中に放出される。以上のプロセスにより、基板1 4上に薄膜電子源マトリクスが完成する。本実施の形態 の薄膜電子源マトリクスにおいては、絶縁層 12で規定 された領域(電子放出部35)、即ち、レジストパター ン501で規定した領域から電子が放出される。電子放 出部35の周辺部には、厚い絶縁膜である保護絶縁層1 5を形成してあるため、上部電極-下部電極間に印加さ れる電界が下部電極13の辺または角部に集中しなくな り、長時間にわたって安定な電子放出特性が得られる。 【0028】上部電極バスライン下地膜33には3つの

膜33を設けることにより、膜厚が10nm程度、あるいはそれ以下の上部電極11と上部電極バスライン32との電気的接触を確実にし、信頼性を向上させることである。実際に、上部電極バスライン下地膜33を除いて、上部電極バスライン32の上に直接上部電極11を形成すると、上部電極バスライン32(膜厚数100nm)の段差部分において上部電極11が断線しやすくなり、上部電極バスライン32-上部電極11間の電気的接続の信頼性が低下する。

【0029】第2の役割は、画素抵抗305を形成する ことである。図5(g)に示すように、画素抵抗305 は折り曲げられて形成され、この画素抵抗305の抵抗 値は、上部電極バスライン32と列電極311との間の 抵抗値として定義される。この抵抗値は、画素抵抗30 5の材料と、膜厚、画素抵抗305の部分の幾何学的形 状で決まる。例えば、本実施の形態のように、上部電極 バスライン下地膜材料にチタン(Ti)を用い、膜厚を 20 nmとし、長さ/幅比を40程度にすると、画素抵 抗305の抵抗値Rrは1kQ程度になる。また、膜厚 20nmの窒化チタン (TiN) 膜を用いる場合は、長 さ/幅比を10程度として、画素抵抗305を1kΩ程 度にすればよい。薄膜型電子源素子301の動作領域で の微分抵抗 (re) は数10kΩなので (re/Rr> 1) の条件を十分満たす。したがって、前述の理由で、 画素抵抗305の抵抗値バラツキが表示画像に与える影 響は小さくなる。また、薄膜型電子源素子301の静電 容量CeはO. lnF程度なので、Ce·Rr=O. l μs程度であり、Ce·Rr<1Hの条件も十分満た す。ここで、1日とは、1行の信号印加期間で、画像表 示装置の走査線数やリフレッシュレート(フィールド周 期)などにより異なるが、一般的には1H=10~64 μsである。

【0030】第3の役割は、製造時に短絡不良を起こし た薄膜型電子源素子301を列電極311から切り離す ための「切断箇所」となることである。これは、問題の 薄膜型電子源素子301に対応する行電極 - 列電極間に 電圧を印加して画素抵抗305を焼損させて切断しても 良い。あるいは、レーザー・ビームを画素抵抗305の 箇所に照射して切断しても良い。この部分は膜厚の薄い 上部電極バスライン下地膜33で形成されているため、 切断しやすい。また、画素抵抗305の下には他の構成 物が配置されていないので、レーザー・ビーム照射によ り他の部位に影響を与えない。即ち、画素抵抗305の 少なくとも一部が、行電極310と列電極311のいず れとも交差しない場所にあることが重要である。なお、 製造時に短絡不良を起とした薄膜型電子源素子301を 列電極311から切り離す場合には、画素抵抗305に 代えて、列電極311と薄膜型電子源素子301とを接 続する接続配線であってもかまわない。

【0031】図6は、本実施の形態の画索抵抗305の 50 122とする。その後、基板110を400℃程度に加

12

他の形状を示す図である。この図6は、図5の(f)に対応するものであり、図6(a)に示すように、画素抵抗305一部分に細い部分を設けたり、図6(b)のように一部分に膜厚が薄い部分を設けても良い。このようにすると、レーザービーム照射などによる切断時に、より容易に切断できるようになる。以上説明したように、本実施の形態の利点は、上部電極バスライン32と上部電極バスライン下地膜33の形成工程を利用して画素抵抗305を形成していることである。これはバスライン下地膜33と同一の材料を用いて画素抵抗305を形成していることである。これはバスライン下地膜33と同一の材料を用いて画素抵抗305を形成していることから可能になる。即ち、図5の製作プロセスからわかるように、従来と同じリソグラフィー回数で画素抵抗を導入している。したがって、画素抵抗305の導入による製造コストの上昇がない。

【0032】ただし、本発明はこれに制限されるものではなく、バスライン下地膜33と異なる材料を用いて画素抵抗305を形成してももちろんよい。また、画素抵抗305の抵抗値の製造バラツキを発生させる幾何学的要因は、画素抵抗305の幅と長さであるが、前者

(幅)は画素抵抗305を形成する際のフォトマスクで規定されるのでバラツキが少ない。後者(長さ)は列電極311と上部電極バスライン32を形成する際のフォトマスクで規定されるのでバラツキが少ない。即ち、個素抵抗305をバラツキが少なく形成することが可能である。下部電極13と基板14との間には下部電極13の膜厚分(300nm程度)の段差がある。本実施の形態では、図2、図4からわかるように、この段差部分に上部電極バスライン32(膜厚300nm程度)がまたがるようにして、段差部分での断線が起こらないようにしている。

【0033】本実施の形態の蛍光表示板は、ソーダガラ ス等の基板110に形成されるブラックマトリクス12 0と、このブラックマトリクス120の溝内に形成され る赤(R)・緑(G)・青(B)の蛍光体(114A~ 1140)と、これらの上に形成されるメタルバック膜 122とで構成される。以下、本実施の形態の蛍光表示 板の作成方法について説明する。まず、表示装置のコン トラストを上げる目的で、基板110上に、ブラックマ 40 トリクス120を形成する(図4(b)参照)。次に、 赤色蛍光体114A、緑色蛍光体114B、青色蛍光体 114℃を形成する。 これら蛍光体のパターン化は、通 常の陰極線管の蛍光面に用いられるのと同様に、フォト リソグラフィーを用いて行った。蛍光体としては、例え ば、赤色にY,O,S:Eu (P22-R)、緑色にZn S:Cu、Al (P22-G)、青色にZnS:Ag (P22-B) を用いた。次いで、ニトロセルロースな どの膜でフィルミングした後、基板110全体にA1 を、膜厚50~300nm程度蒸着してメタルバック膜

光表示板が完成する。

熱してフィルミング膜やポリビニルアルコール(PVA)などの有機物を加熱分解する。とのようにして、蛍

【0034】とのように製作した電子源板と、蛍光表示 板とを、スペーサ60を挟み込んでフリットガラスを用 いて封着する。蛍光表示板に形成された蛍光体(114 A~114C)と、電子源板の薄膜電子源マトリクスと の位置関係は図3に示したとおりである。なお、図3で は、蛍光体(114A~114C)やブラックマトリク ス120と基板上構成物との位置関係を示すために、基 10 板110上の構成物は斜線のみで示してある。電子放出 部35、即ち、絶縁層12が形成された部分と、蛍光体 (114A~114C) の幅との関係が重要である。本 実施の形態では、薄膜型電子源301から放出される電 子ビームは多少空間的に広がることを考慮して、電子放 出部35の幅は、蛍光体(114A~114C)の幅よ りも狭く設計している。さらに、図3は、電子放出部3 5と蛍光体(114A~114C)の位置関係を示すた めの図なので、基板14上の他の構成物、例えば、上部 電極11、上部電極バスライン32、画素抵抗305な 20 どは省略してある。

【0035】基板110-基板14間の距離は1~3m m程度とする。スペーサ60は表示パネル内部を真空に したときに、大気圧の外部からの力による表示パネルの 破損を防ぐために挿入する。したがって、基板14、基 板110に厚さ3mmのガラスを用いて、幅4cm×長 さ9cm程度以下の表示面積の表示装置を製作する場合 には、基板110と基板14自体の機械強度で大気圧に 耐え得るので、スペーサ60を挿入する必要はない。ス ペーサ60の形状は、例えば、図3のように直方体形状 とする。 とこでは、 3行毎にスペーサの支柱を設けてい るが、機械強度が耐える範囲で、支柱の数(配置密度) を減らしてかまわない。スペーサ60としては、ガラス 製またはセラミクス製で、板状あるいは柱状の支柱を並 べて配置する。なお、図4 (a) において、スペーサ6 0が基板14側に接していないように見えるが、実際に は基板14上の列電極311に接している。図4(a) では列電極311の膜厚分だけ隙間が出来るわけであ

【0036】封着した表示パネルは、1×10⁻⁷Torr程度の真空に排気して、封止する。表示パネル内の真空度を高真空に維持するために、封止の直前あるいは直後に、表示パネル内の所定の位置(図示せず)でゲッター膜の形成またはゲッター材の活性化を行う。例えば、パリウム(Ba)を主成分とするゲッター材の場合、高周波誘導加熱によりゲッター膜を形成できる。このようにして、薄膜電子源マトリクスを用いた表示パネルが完成する。本実施の形態では、基板110-基板14間の距離は1~3mm程度と大きいので、メタルバック膜122に印加する加速電圧を3~6KVと高電圧にでき、

14

したがって、前記したように、蛍光体(114A~114C)には陰極線管(CRT)用の蛍光体を使用することができる。

【0037】図7は、本実施の形態の表示バネルに、駆動回路を接続した状態を示す結線図である。行電極310(下部電極13)は行電極駆動回路41に接続され、列電極311(上部電極バスライン32)は列電極駆動回路42に接続される。ここで、各駆動回路(41、42)と、電子源板との接続は、例えば、テーブキャリアバッケージを異方性導電膜で圧着したものや、各駆動回路(41、42)を構成する半導体チップを、電子源板の基板14上に直接実装するチップオングラス等によって行う。メタルバック膜122には、加速電圧源43から3~6KV程度の加速電圧が常時印加される。

【0038】図8は、図7に示す各駆動回路から出力さ れる駆動電圧の波形の一例を示すタイミングチャートで ある。CCで、n番目の行電極310をRn, m番目の 列電極311をCm、n番目の行電極310と、m番目 の列電極311との交点のドットを(n, m)で表すと とにする。時刻tOではいずれの電極も電圧ゼロである ので電子は放出されず、したがって、蛍光体(114A ~114C) は発光しない。時刻t1において、R1の 行電極310に、行電極駆動回路41から(V₈₁)なる 駆動電圧を、(C1, C2)の列電極311に、列電極 駆動回路42から(Vc1)なる駆動電圧を印加する。ド ット(1, 1)、(1, 2)の上部電極11と下部電極 13との間には画素抵抗305を介して(Vc1-Vn1) なる電圧が印加されるので、(Vc1-VR1)の電圧を電 子放出開始電圧以上に設定しておけば、この2つのドッ トの薄膜型電子源からは電子が真空中に放出される。本 実施の形態では、 $V_{R1} = -5V$, $V_{c1} = 4.5V$ とし

【0039】放出された電子は、メタルバック膜122に印加された電圧により加速された後、蛍光体(114A~114C)に衝突し、蛍光体(114A~114C)を発光させる。時刻t2において、R2の行電極310に、行電極駆動回路41から(V_{s1})なる駆動電圧を印加し、C1の列電極311、列電極駆動回路42から(V_{c1})なる電圧を印加すると、同様に、ドット(2,1)が点灯する。ここで、図8に示す電圧波形の駆動電圧を、行電極310および列電極311に印加すると、図7の斜線を施したドットのみが点灯する。このようにして、列電極311に印加する信号を変えることにより、所望の画像または情報を表示することができる。

【0040】 CCで、複数個の電子源のうち1個、例えば、図2の薄膜電子源素子461が不良により電子放出しない場合を考える。本発明によれば、前述のように他の薄膜電子源素子は動作をするので、不良の薄膜電子源 素子461と対の薄膜電子源素子462は、正しく電子

放出をする。したがって、ドット(3,3)は、正常動 作時と比べて1/2の輝度になるが、非発光(完全点欠 陥)にはならない。また、列電極311に印加する駆動 電圧(Vc1)の大きさを画像信号に合わせて適宜変える ととにより、階調のある画像を表示することができる。 なお、絶縁層12中に蓄積される電荷を開放するため に、図8の時刻t4において、全ての行電極310に、 行電極駆動回路41から(V_{k2})なる駆動電圧を印加 し、同時に、全ての列電極に、列電極駆動回路42から 0 Vの駆動電圧を印加する。 CCで、 $V_{82} = 5$ Vである 10 ので、薄膜型電子源301には-V₄₂=-5Vの電圧が 印加される。このように、電子放出時とは逆極性の電圧 (反転パルス) を印加することにより薄膜電子源の寿命 特性を向上できる。なお、反転バルスを印加する期間 (図11のt4~t5, t8~t9) としては、映像信 号の垂直帰線期間を用いると、映像信号との整合性が良

【0041】以上説明したように、本実施の形態の画像 表示装置によれば、1画素(または、カラー表示の場合 は1サブ画素)が完全に非点灯になる「完全点欠陥」を 20 防止できるので、歩留まりを向上させることが可能とな る。また、本実施の形態の画像表示装置によれば、点欠 陥を防止できるので、歩留まりを向上させることが可能 となる。さらに、本実施の形態の画像表示装置によれ ば、配線抵抗305のバラツキや駆動回路の特性バラツ キが、輝度や放出電流量の面内バラツキに与える影響を 低減することができるので、製造が容易になり、製造コ ストを低減することが可能となる。

【0042】[実施の形態2]図9は、本発明の実施の 形態2の電子源板の薄膜電子源マトリクスの一薄膜型電 30 子源素子301の構成を示す図であり、右側が平面図、 左側がA-B切断線に沿う断面図である。本実施の形態 では、上部電極11と同一材料を用いて画素抵抗305 を形成している。このように、上部電極11と同一の材 料を用いて画素抵抗305を形成することにより、製造 工程が簡略化される。この場合の画素抵抗305の抵抗 値は、前記実施の形態1と同様、列電極311と上部電 極バスライン32との間の抵抗値として定義される。と の画素構造以外は実施の形態1と同様である。

【0043】図10は、本実施の形態の電子源板の薄膜 40 電子源マトリクスの製造方法を説明するための図であ る。なお、この図10は、1画素内の1つの電子放出部 35の製造方法についてのみ図示している。即ち、図1 0では、図1において行電極310の一つと列電極31 1の一つとの交点に形成される一つの薄膜型電子源素子 301のみを取り出して描いている。図10の右の列 は、平面図であり、左の列は、右の図の中のA-B切断 線に沿う断面図である。図10の(d)までは、図5 (d) までと同じ方法で形成する。次に、スズ(Sn)

inOxide) 膜をスパッタリングで形成する。とこで、1 TO膜の膜厚は10nm程度とした。レジストとエッチ ングによるパターン化によりITO膜をパターン化し、 図10(e)に示すように、上部電極11を形成する。 【0044】次に、図10(f)に示すパターンで、レ ジスト502を形成した後、電解メッキにより上部電極 バスライン32および列電極311を形成する。本実施 の形態では、電解金メッキ液を用い、上部電極11に 0. 1A/dm¹程度の電流を通電をすることにより、 選択的に上部電極11上に金の膜が成長する。このよう にして、膜厚400nm程度のバスライン32を形成す る。本実施の形態では金の電解メッキを用いたが、もち ろん銅(Cu)、ニッケル(Ni)など他の電極材料を 用いても良い。メッキによりバスライン32を形成した 後、レジスト502を剥離することにより、図10 (g) に示すように、本実施の形態の薄膜電子源マトリ クスが完成する。

【0045】本実施の形態の特色は、膜厚の薄い上部電 極11が膜厚の厚いバスライン32の下側にあることで ある。このため、上部電極パスライン下地膜を介さなく ても、上部電極バスライン32と上部電極11との間の 電気的接続が信頼性良く確保できる。また、図10に示 す製造方法は一例であり、図9に示す構造は、上部電極 バスライン32と列電極311の成膜にメッキを用いな くても形成可能であることは言うまでもない。基板11 0上の蛍光体などの形成法、および薄膜型電子源素子3 01と蛍光体 (114A~114C) との位置関係、お よび駆動回路の結線方法や駆動方法は、先に述べた実施 の形態1と同様である。本実施の形態でも、前記実施の 形態と同様、1画素(または、カラー表示の場合は1サ ブ画素) が完全に非点灯になる「完全点欠陥」を防止で き、これにより、点欠陥を防止できるので、歩留まりを 向上させることが可能となる。また、本実施の形態の画 像表示装置によれば、配線抵抗305のバラツキや駆動 回路の特性バラツキが、輝度や放出電流量の面内バラツ キに与える影響を低減することができるので、製造が容 易になり、製造コストを低減することが可能となる。 【0046】[実施の形態3]図11は、本発明の実施

の形態3の薄膜電子源マトリクスの概略構成を示す図で ある。図11に示すように、本実施の形態では、画素抵 抗305を行電極310と薄膜型電子源素子301の間 に挿入する。より具体的には、薄膜型電子源素子301 の下部電極13と行電極310との間に画素抵抗305 を挿入する。図11の画素構成を実現する一例として、 具体的な画素構造を図12、図13に示す。図12は、 本実施の形態の薄膜電子源マトリクスの平面図である。 図13は、本実施の形態の一薄膜型電子源素子301の 要部断面構造を示す断面図であり、同図(a)は図12 のA-B切断線に沿う断面図、同図(b)は図12のC をドープした酸化インジウム(即ち、ITO(Indium T 50 -D切断線に沿う断面図である。図12に示すように、

行電極310と下部電極13との間を画素抵抗305で 接続する。画素抵抗305は画素抵抗絶縁層306で被 覆され、行電極310は行電極絶縁層315で被覆され る。薄膜型電子源素子(画素)301に対応する部分 に、下部電極13をA1-Nd合金などで形成する。後 は、前記実施の形態1で説明した方法と、ほぼ同様の方 法で薄膜型電子源を形成すればよい。

【0047】図12から分かるように、本実施の形態で は、列電極311と上部電極バスライン32とが同一で ある。このため、隣接する列のビッチを細かく製作する 10 ことが容易である。RGB縦ストライプ型のsub-pixel 構成のカラー表示装置においては、列方向のsub-pixel ピッチ、即ち、薄膜型電子源素子301の配列ピッチ が、行方向ピッチの1/3になるので、列方向ピッチが 細かくできることは重要であり、これがこの画素構造の 利点である。但し、前記実施の形態1、2と比べて製造 工程が少し複雑になるのが欠点である。基板110上の 蛍光体などの形成法、および薄膜型電子源素子301と 蛍光体(114A~114C)との位置関係、および駆 動回路の結線方法や駆動方法は、前記実施の形態1と同 20 接続しても良い。この場合は、不良電子源素子を見出し 様である。

【0048】本実施の形態でも、前記実施の形態と同 様、1画素(または、カラー表示の場合は1サブ画素) が完全に非点灯になる「完全点欠陥」を防止でき、これ により、点欠陥を防止できるので、歩留まりを向上させ ることが可能となる。また、本実施の形態の画像表示装 置によれば、配線抵抗305のバラツキや駆動回路の特 性バラツキが、輝度や放出電流量の面内バラツキに与え る影響を低減することができるので、製造が容易にな り、製造コストを低減することが可能となる。なお、前 記説明では、画素抵抗305を列電極311に接続する 例(図1)と行電極310に接続する例(図11)とを 述べたが、列電極311と行電極310の両方に画素抵 抗305を挿入しても本発明の効果が得られることは言 うまでもない。

【0049】[実施の形態4]図14は、本発明の実施の 形態4でのマトリクス構成の概略構成を示す図である。 図15は本発明の実施の形態4での電子源板の薄膜電子 源マトリクスの一部の構成を示す図である。各画素毎に 2個の電子源素子 (301A, 301B) を設け、か つ、それぞれの電子源素子を行電極(310A, 310 B) に接続する。即ち、基板14上では、画素1行に対 して2本の行電極(310A, 310B)がある。2本 の行電極は、駆動回路内あるいは回路と基板14との接 続手段内で結線する。本実施の形態によれば、駆動回路 を接続する前の段階で、電子源素子(301A, 301 B) のいずれに不良が発生したかを容易に知ることが出 来る。例えば、行電極310Aと列電極311の各々 と、また行電極310Bと列電極311の各々との抵抗 に通電加熱により画素抵抗305を切断する場合に、電 子源素子301Aまたは電子源素子301Bのいずれか の電子源素子を独立に通電できるので好ましい。また、 不良電子源素子が特定できるので、レーザーリベアなど の手段で不良電子源素子を切断する場合にも修復が容易 である。このようにして、不良電子源素子部分を修復し た後、駆動回路に結線する。

【0050】図15は、本実施の形態での電子源板での 電子源マトリクスの一部の構成を示すものである。電子 源素子301Aと電子源素子301Bとが、それぞれ別 の行電極310Aと行電極310Bとに、抵抗305を 介して接続されている。なお、行電極310Aと行電極 310Bの表面には保護絶縁層15が形成されており、 図15ではそのように記してある。本実施の形態の電子 源板および表示装置は、実施の形態1の場合と同様の方 法で形成できる。駆動方法も実施の形態1の場合と同様 である。なお、図14では、電子源素子(301A, 3 01B) と列電極311とを画素抵抗305を介して結 線した図を示したが、抵抗の代わりに接続配線を介して た場合、レーザーリベアなどの手段で切り離す。

【0051】さらに、本実施の形態では、電子源素子3 01Aと電子源素子301Bとを、それぞれ別の列電極 に、抵抗305を介して接続するようにしてもよい。本 実施の形態でも、前記実施の形態と同様、1 画素(また は、カラー表示の場合は1サブ画素)が完全に非点灯に なる「完全点欠陥」を防止でき、これにより、点欠陥を 防止できるので、歩留まりを向上させることが可能とな る。また、本実施の形態の画像表示装置によれば、配線 抵抗305のバラツキや駆動回路の特性バラツキが、輝 度や放出電流量の面内バラツキに与える影響を低減する ことができるので、製造が容易になり、製造コストを低 減することが可能となる。

【0052】[実施の形態5]図16は、本発明の実施の 形態5のマトリクス構成の概略構成を示す図である。本 実施の形態では、電子源板の構成は実施の形態4と同じ である。但し、駆動回路内、あるいは駆動回路と基板1 4との接続部分内にスイッチ602が形成されている。 スイッチ602は、ヒューズのようにいったん切断した 40 ら切断したままの状態に有るものでも良いし、あるいは アナログスイッチのように電気的に接続・非接続を切り 替えできるものでもよい。本実施の形態では、スイッチ 602により不良電子源素子が接続されてる行電極31 0を駆動回路から切り離す。行電極(310A, 310 B) のいずれについても不良電子源素子が無い場合に は、どちらか一方のスイッチ602を切断する。例え ば、2行2列目の画素内の電子源301Aが不良電子源 素子で有った場合には、図16のようなスイッチ設定に すればよい。このようにすると、駆動回路には電子源素 を測定すればよい。また、ショート不良が発生した場合 50 子のみが接続されることになるので、欠陥のない画像を

表示できる。

【0053】なお、図16では、行電極(310A, 3 10B) と電子源素子 (301A, 301B) との結線 を画素抵抗305を介して行っているが、抵抗の代わり に接続配線を介して接続しても良い。また、図16で は、スイッチ602が駆動回路内、あるいは駆動回路と 電子源板との接続部分内にスイッチ602が形成されて いるように記したが、スイッチ602を基板14上に形 成して、そのスイッチを切断しても同様の効果が得られ ることは言うまでもない。駆動回路内でスイッチ602 10 を形成すると、回路的にスイッチの切替が可能なので、 容易に欠陥修復が行えるという利点がある。本実施の形 態でも、前記実施の形態と同様、1画素(または、カラ ー表示の場合は1サブ画素)が完全に非点灯になる「完 全点欠陥」を防止でき、これにより、点欠陥を防止でき るので、歩留まりを向上させることが可能となる。ま た、本実施の形態の画像表示装置によれば、配線抵抗3 05のバラツキや駆動回路の特性バラツキが、輝度や放 出電流量の面内バラツキに与える影響を低減することが できるので、製造が容易になり、製造コストを低減する 20 ことが可能となる。

【0054】また、前記各実施の形態では、全ての電子源素子301に画素抵抗305を接続した実施の形態について説明したが、製造歩留まりが極端に下がらない範囲で、画素抵抗305が接続されていない電子源素子301がいくつかあってもよい。さらに、以上の実施の形態では、1画素に2個の電子源素子301を設けた例を示したが、1画素に3個あるいは4個以上を設けてもよいことは言うまでもない。1画素に3個の電子源素子を設けると、そのうち1個が不良となった場合で、定電圧 30駆動の場合でも、正規の輝度の2/3の輝度が得られるため、不良電子源素子の影響が一層小さくなる。

【0055】また、前記各実施の形態では、加速層として絶縁層を用いるMIM型薄膜電子源素子を用いた例について説明したが、本発明はこれに限定されるものではなく、電極として半導体を用いたMOS型トンネル電子源に対しても有効である。あるいは、加速層にボーラスシリコンを用いる、電極ーボーラスシリコンー電極の構成とした電子源を用いてもよい。この電子源は、例えば、Journal of Vacuum Science and Technololgy、B、Vol.17、No.3、pp.1076~1079 (1999)に述べられている。以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。

[0056]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば、下 記の通りである。 20

(1)本発明の画像表示装置によれば、1画素、あるいはカラー表示の場合は1サブ画素が完全に非点灯になる「完全点欠陥」を防止できるので、歩留まりを向上させることが可能となる。

(2) 本発明の画像表示装置によれば、点欠陥を防止できるので、歩留まりを向上させることが可能となる。

【図面の簡単な説明】

【図1】本発明の画像表示装置の薄膜電子源マトリクスの一例の概略構成を示す図である。

【図2】本発明の実施の形態1の電子源板の薄膜電子源マトリクスの一部の構成を示す平面図である。

【図3】本発明の実施の形態1の電子源板と蛍光表示板との位置関係を示す平面図である。

【図4】本発明の実施の形態1の画像表示装置の構成を 示す要部断面図である。

【図5】本発明の実施の形態1の電子源板の薄膜電子源マトリクスの製造方法を説明するための図である。

【図6】本発明の実施の形態1の画素抵抗の他の形状を示す図である。

(0 【図7】本発明の実施の形態1の表示パネルに、駆動回路を接続した状態を示す結線図である。

【図8】図7に示す各駆動回路から出力される駆動電圧 の波形の一例を示すタイミングチャートである。

【図9】本発明の実施の形態2の電子源板の薄膜電子源マトリクスの一薄膜型電子源素子の構成を示す図である。

【図10】本発明の実施の形態2の電子源板の薄膜電子源マトリクスの製造方法を説明するための図である。

【図11】本発明の実施の形態3の電子源板の薄膜電子源マトリクスの概略構成を示す図である。

【図12】本発明の実施の形態3の電子源板の薄膜電子源マトリクスの平面図である。

【図13】本発明の実施の形態3の一薄膜型電子源素子の要部断面構造を示す断面図である。

【図14】本発明の実施の形態4の電子源板の薄膜電子源マトリクスの概略構成を示す図である。

【図15】本発明の実施の形態4の電子源板の薄膜電子源マトリクスの一部の構成を示す平面図である。

【図16】本発明の実施の形態5の電子源板の薄膜電子 40 源マトリクスの概略構成を示す図である。

【図17】薄膜電子源の動作原理を説明するための図である。

【図18】従来の薄膜電子源マトリクスの概略構成を示す図である。


【図19】従来の画像表示装置の画素構造を示す平面図 である。

【符号の説明】

10…空間部、11…上部電極、12…絶縁層、13… 下部電極、14,110…基板、15…保護絶縁層、3 50 2…上部電極バスライン、33…上部電極バスライン下 21


地膜、35…電子放出部、41…行電極駆動回路、42 …列電極駆動回路、43…加速電圧源、60…スペーサ、114A…赤色蛍光体、114B…緑色蛍光体、1 14C…青色蛍光体、120…ブラックマトリクス、1 22…メタルバック膜、301,301A,301B,* * 461, 462…薄膜型電子源素子、305…画素抵抗、306…画素抵抗絶縁層、310, 310A, 31 0B…行電極、311…列電極、315…行電極絶縁層、501, 502…レジスト、602…スイッチ。


[図1] [図2]




【図3】


【図4】






(1) (2) (3)







フロントページの続き

(72)発明者 楠 敏明

茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 Fターム(参考) 5C031 D017

5C036 EE08 EE14 EE19 EF01 EF06 EF09 EG12 EG46 EH26 5C094 AA03 AA55 BA32 BA84 CA19 CA24 DA03 EB05